昨日臺積電宣布，成立開放創(chuàng)新平臺 3D Fabric 聯(lián)盟，推動 3D 半導體發(fā)展，目前已有 19 個合作伙伴同意加入，包括美光、三星記憶體及 SK 海力士。
這一聯(lián)盟是臺積電第六個開放創(chuàng)新平臺（OIP）聯(lián)盟。臺積電表示，3D Fabric 聯(lián)盟將協(xié)助客戶達成芯片及系統(tǒng)級創(chuàng)新的快速實作，并且采用臺積電由完整的 3D 硅堆迭與先進封裝技術系列構成的 3D Fabric 技術來實現(xiàn)次世代的高效能運算及行動應用。
據(jù)了解，目前，大多數(shù)高端處理器是單片式的，但隨著前沿制造技術的使用成本越來越高，設計方法正在轉向多芯片模塊。在未來的幾年里，多芯片系統(tǒng)封裝（SiPs）預計將變得更加廣泛，先進的 2.5D 和 3D 芯片封裝技術將變得更加重要。
雖然多芯片 SiP 有望簡化高度復雜設計的開發(fā)和驗證，但它們需要全新的開發(fā)方法，因為 3D 封裝帶來了許多新的挑戰(zhàn)。這包括 3D 集成所需的新的設計流程、新的電力輸送方法、新的封裝技術和新的測試技術。為了充分利用臺積電 2.5D 和 3D 封裝技術（InFO、CoWoS 和 SoIC）的優(yōu)勢，芯片開發(fā)行業(yè)需要整個生態(tài)系統(tǒng)在芯片封裝方面協(xié)同工作，而這正是 3DFabric 聯(lián)盟的目的所在。
臺積電研究員、設計與技術平臺副總裁盧立中博士說：“三維硅堆疊和先進的封裝技術為芯片級和系統(tǒng)級創(chuàng)新的新時代打開了大門，同時也需要廣泛的生態(tài)系統(tǒng)合作，以幫助設計者在無數(shù)的選擇和方法中找到最佳路徑?！?/p>
臺積電的 3DFabric 聯(lián)盟匯集了電子設計自動化（EDA）工具的開發(fā)者、知識產(chǎn)權供應商、合同芯片設計者、存儲器制造商、先進的基材生產(chǎn)商、半導體裝配和測試公司以及用于測試和驗證的設備制造集團。該聯(lián)盟目前有 19 個成員，但隨著時間的推移，預計會有更多新成員加入。
作為聯(lián)盟的領導者，臺積電將制定某些基本規(guī)則和標準。同時，3DFabric 聯(lián)盟的成員將共同定義和共同開發(fā)臺積電 3D Fabric 技術的一些規(guī)范，將率先獲得臺積電的 3D Fabric 路線圖和規(guī)范，以使他們的計劃與晶圓廠的計劃以及聯(lián)盟其他成員的計劃保持一致，并能夠設計和優(yōu)化與新封裝方法兼容的解決方案。
最終，臺積電希望確保 3D Fabric 聯(lián)盟的成員將為其客戶提供兼容和可互操作的解決方案，以便快速開發(fā)和驗證使用 2.5D 和 3D 封裝的多芯片 SiP。
例如，為了用合格的 EDA 工具和流程統(tǒng)一設計生態(tài)系統(tǒng)，臺積電開發(fā)了其 3Dblox 標準。3Dblox 涵蓋了構建采用 2.5D 和 3D 封裝方法的多芯片器件的各個方面（如芯片和接口定義），包括物理實現(xiàn)、功耗、散熱、電遷移 IR 降（EMIR）和定時 / 物理驗證。
最終，臺積電設想，該聯(lián)盟將大大簡化和精簡開發(fā)更先進芯片的過程，特別是對那些更依賴外部 IP / 設計的中小型公司。例如，
雖然像 AMD 和 Nvidia 這樣的大公司傾向于開發(fā)自己的 IP、互連和封裝技術，但多芯片 SiP 有望使小公司也能開發(fā)復雜的芯片式處理器。對他們來說，標準的第三方 IP、快速上市和適當?shù)募墒浅晒Φ年P鍵，所以 3D Fabric 聯(lián)盟對他們來說至關重要。
